关键词：固态变压器、SST、中频/高频变压器、MFT/HFT、绝缘配合、局部放电、PD、多重屏蔽、FEM 优化

0 摘要

固态变压器（SST，又称电力电子变压器 PET）以高频电力电子变换取代工频电磁感应，其中隔离级中频/高频变压器（MFT/HFT）承担电气隔离与电压变换，是整机中技术门槛最高、安全最关键的部件。高频化使磁芯与绕组体积大幅缩小（20 kHz 较 50 Hz 同功率变压器功率密度提升约两个数量级），却无法压缩由中压绝缘标准决定的电气间隙与爬电距离------绝缘反而成为制约功率密度的瓶颈，在典型功率单元中变压器本体约占 44%、绝缘与空间约占 36%。

本报告围绕 10 kV 中压直挂、3.5 MW、20--50 kHz 的目标场景，系统阐述：高频化带来的绝缘代价与四大基本矛盾；PWM 方波、dv/dt、匝间非线性与移相峰值电位构成的电压应力；IEC 62477 / 60076 / 60664 体系下的绝缘等级、间隙与爬电配合；局部放电的 PDIV/PDEV 判据与方波--正弦寿命鸿沟；电--热--频率多应力寿命模型；环氧、有机硅、聚酰亚胺、Nomex、PEEK 及液/气介质的材料体系；多重屏蔽、圆角、端接应力控制、绕组排布与微水道散热构成的电场调控与结构方案；以 FEM 为核心的参数化绝缘距离优化与 10 kV/3.5 MW 定参算例；以及工艺、试验验证矩阵、批量质控与在线监测。

核心结论是：MFT 绝缘设计必须从"统一放大安全裕度"转向"按实际电场分布分配裕度"，并把绝缘、散热、电磁三个目标耦合优化。屏蔽后环氧内最大场强可由 11 kV/mm 降至 5 kV/mm 以下，绝缘距离经 FEM 优化可由 18/18/18 mm 收敛至 15.1/23.8/11 mm，体积再降约 10%；同时须以 PDEV（而非 PDIV）作为工作电压上限判据，并用方波而非工频正弦开展加速老化试验。

1 引言

传统配电变压器自 1885 年起以 50/60 Hz 工频运行，具有寿命长（40--80 年）、效率超 99%、成本低的优势，但体积重量大、无法主动控制，难以适配新能源高渗透率、直流负荷与数据中心 800 V 直流母线等新场景。SST 通过"输入级整流---隔离级高频变换---输出级整流/逆变"的链路解决这一问题，其中隔离级 MFT 在整机价值量、技术门槛与安全关键性上均居首位：它既决定功率密度与效率上限，又直接承担中压侧的对地绝缘与人身安全。

工程数据显示，MFT 占 SST 物料成本约 18%--32%，是降本与产业化的主攻方向；而从样机走向量产的最大鸿沟并非电气性能，而是"批量一致性"---漏感公差、局放批次稳定性、灌封气泡率等指标决定可运维性与质保成本。

本报告的研究边界为：电压等级聚焦 10 kV 中压直挂（兼顾 4.16 kV、13.2/13.8 kV 算例），容量聚焦 3.5 MW 级（兼顾 15 kW--240 kW 样机数据），频率聚焦 20--50 kHz（兼顾 200 kHz 高频样机）。全文按"应力---标准---机理---材料---结构---优化---验证---清单"递进组织。

2 高频化的收益与绝缘代价

提高频率是 SST 小型化的根本手段。工程经验表明，20 kHz 方案较同功率 50 Hz 变压器功率密度提升约 100 倍（11.2 kW/L 对 0.11 kW/L）；CPES 的 15 kW/200 kHz CLLC 样机体积仅 0.42 L，功率密度达 60 W/in³，效率超 98.5%。但频率收益存在明确上限：当开关频率超过约 300 kHz 后体积不再有收益，原因是绝缘体积不可压缩，继续升频只会放大损耗与绝缘应力。

2.1 绝缘不随频率缩小

MFT 必须全额满足工频绝缘要求：10 kV 等级需承受 42 kV/1 min 工频耐压与 75 kV 雷电冲击（BIL），这与工频变压器无异。更严峻的是高频电场集中使局放起始电压下降约 30%（尤以环氧--空气界面为甚），而绝缘部分已占到变压器体积的约 40%。也就是说，磁芯与绕组随频率缩小，绝缘却原地不动，占比被动上升，最终成为功率密度的决定项。

2.2 四大基本矛盾

（1）绝缘可靠性与散热能力的矛盾：中压绝缘需要足够厚度的固体介质（环氧、有机硅、聚酰亚胺等），但其导热系数通常仅 0.2--1.7 W/(m·K)，远低于铜与磁芯。高频下趋肤与邻近效应显著放大绕组损耗，热量难以穿过绝缘层散出，形成局部热点并加速热老化。

（2）体积随频率缩放与绝缘距离不缩放的矛盾：按 IEC 62477-2，13.2 kV 系统基本绝缘的雷电冲击水平 BIL 为 63.3 kV，对应空气间隙 120 mm------该距离由系统电压与绝缘水平决定，与频率无关。

（3）寄生参数与介质损耗随频率加剧的矛盾：高频 PWM 方波的短上升沿激发漏感与寄生电容振荡，使匝间电压分布偏离线性，局部过电压可达线性分布的 2.5 倍；同时介质损耗密度与频率及电场有效值平方成正比，绝缘内部发热显著增加。SiC 器件的普及进一步推高了 dv/dt 与重复频率。

（4）材料长期可靠性与可制造性的矛盾：绝缘材料需同时具备高介电强度、低介损、高导热、耐高温（H 级 180 °C）、低粘度易灌封、热膨胀系数匹配等多重性能，但单项突出者往往在其他方面存在短板，例如高导热环氧虽将导热系数提至 1.66 W/(m·K)，粘度与工艺性却随之恶化。

2.3 多维损耗与漏感约束

高频损耗呈三维叠加：磁芯损耗（纳米晶在 25 kHz/0.4 T 下约 25 W/kg，涡流额外增加约 40%）、绕组交流损耗（50 kHz 下铜箔交流电阻可达直流的 3 倍）、开关损耗（ZVS 丢失 200 ns 即致损耗翻倍）。选材时须注意方波激励下损耗比正弦高约 16.5%，不能直接采用厂商正弦测试数据进行设计。此外，DAB 拓扑中漏感是功率控制的关键量，公差需控制在 ±5%，绕组一圈的偏差即会导致失控，这使绝缘厚度的任何调整都必须同时校核其对漏感的影响。

3 电压应力、波形特征与共模接地

MFT 绝缘失效风险首先来源于电压波形。与传统工频变压器承受缓慢正弦电压不同，SST 中的 MFT 承受由全控器件高频开关产生的方波或准方波电压，其特征是高幅值、高 dv/dt、高频重复并叠加振荡过冲。

3.1 dv/dt、过冲与匝间非线性

SiC MOSFET 的 dv/dt 典型值为 50--150 V/ns，叠加杂散电感与寄生电容后，绕组端电压出现明显过冲与振铃，并在绝缘缝隙、匝间与灌封材料气隙处形成电场集中。由于绕组存在漏感与分布电容，方波边沿会在纳秒级形成行波反射，匝间电压分布不均匀----CPES 论文指出，在 54 ns 短上升沿下匝间过电压可达线性分布的 2.5 倍，设计时必须按非均匀系数修正绝缘厚度，而非按均匀分布取值。

3.2 移相调制的峰值电位

在 DAB、LLC 等移相调制拓扑中，原副边相邻导体之间会因相位差形成瞬态峰值电位。实验表明，这种"后缘导体间峰值电位"是箔式绕组层间局部放电的主要诱因，移相调制下绕组间峰值电位可达 2×V_dc，箔式绕组侧边还存在 4--5 倍的电场增强。交错式（分段交错）绕组虽可显著改善漏磁与耦合，但端部边缘仍是 PD 的重点关注区域。

3.3 共模电压与接地绝缘配合

SST 多模块级联（如 CHB 载波移相）会产生高频共模电压，经 MFT 原副边寄生电容（实测 HV--磁芯约 175 pF、LV--磁芯约 240 pF）与 Y 电容耦合到地，形成共模电流，直接作用于对地绝缘，是局放高发区。因此接地方式不是独立的系统设计项，而是 MFT 绝缘的边界条件（表 1）。

工程判据：若低压侧采用 IT 浮地，MFT 副边对地绝缘承受的不只是 800/ 1500V 工作电压，还叠加中压侧耦合的共模分量，绝缘配合须按"原边峰值 + 共模"校核。设计要点包括：屏蔽层接固定电位以将电场约束在绝缘材料内部；共模扼流与差模/共模滤波抑制 EMI（参考 IEC 61800-3）；10 kV 共模下的 120 mm 间隙与 160 mm 爬距须由接地方式保证不被突破。

4 绝缘等级、标准与绝缘配合

绝缘设计必须在标准框架下展开。当前业界主要参照 IEC 62477（电力电子变换器安规）、IEC 60076 及 60076-3（电力变压器与 BIL）、IEC 60664 与 60950-1（爬电与间隙）、IEC 60071 与 GB 311（绝缘配合），IEEE P3105 则是 SST 的在研标准。

4.1 绝缘等级的逐级放大

10 kVrms 额定系统的绝缘配合按"额定 → 设计绝缘电压 → 试验电压 → 峰值"逐级放大（表 2）。这一梯度决定了后续所有厚度与距离计算的输入。

由表 2 的 35 kVrms 出发，取绝缘裕度系数 k_ins = 2.5 可得单层固体绝缘厚度 ds ≈ 9 mm，传统做法再取 2 倍安全裕度得 d_ins ≈ 18 mm。厚度与介电强度之间服从幂律关系 E_s/E_ref = (d_ref/d_s)^0.4----即厚度增加对场强的改善是次线性的，盲目加厚收效递减，这正是第 9 章 FEM 优化的出发点。

4.2 电气间隙与爬电距离

以 13.2 kV 线电压、过电压类别 OVC-III 为例，IEC 62477-2 给出的间隙/爬距要求如表 1 所示。关键结论是：电气间隙由雷电冲击水平 BIL 决定，爬电距离由工作电压、污染等级和材料 CTI 决定；当爬电计算值小于间隙值时，应取较大者。因此，13.2 kV 基本绝缘的实际爬电距离取 120 mm 而非 66.4 mm，加强绝缘取 220 mm 而非 132.8 mm。

注：PD-2 表示污染等级 2，CTI≥600 对应材料组 I。爬电计算值引自 IEC 62477-2，最终取值由"不得小于电气间隙"原则确定。

4.3 标准缺口与产业化障碍

当前最突出的问题是标准归口不明确：若按电力变压器标准考核，SST 难以通过短路承受能力试验；若按电力电子变流设备标准考核，中压接入侧的绝缘配合、局部放电与冲击耐受要求又覆盖不足。更关键的是高频局放测试方法缺位------现有 PD 测试方法与判据均基于工频或低频建立，同一台 MFT 可能在 50 Hz 耐压下 PD 合格，却在 30 kHz 实际 PWM 工况下快速老化。此外 10 kV 级的 BIL/爬电/间隙尚无统一标准定值，正式设计应查 IEC 60071、GB 311 与 IEC 62477 取数，本报告 3.5× 额定（35 kVrms）属工程保守取值。

5 局部放电机理与工程判据

局部放电（PD）是 MFT 绝缘失效的前兆，也是工程上最难控制的指标。高频 PWM 电压会在绝缘内部气隙、沿面与绕组端接处形成局部电场集中，当场强超过气体击穿阈值时发生微放电；每次放电都对材料造成微小侵蚀，长期累积形成碳化通道并最终击穿。

5.1 PDIV、PDEV 与设计准则

局放起始电压（PDIV）指首次出现可探测局放的电压，熄灭电压（PDEV）指局放刚好消失时的电压。关键实验结论是：10 kHz 以上的 PDIV 比 100 Hz 低约 25%（超过 10 kHz 后与频率基本无关），而 PDEV 可比 PDIV 再低最多 35%。因此设计准则不能简单满足"工作电压低于 PDIV"，而应保证绝对峰值工作电压低于 PDEV。值得注意的是，PDIV/PDEV 与 dv/dt 无关（30 与 60 V/ns 实测无差异），但击穿寿命显著受 dv/dt 影响，30 V/ns 明显优于 60 V/ns。

5.2 许用场强准则

工程上采用两类许用值：固体绝缘 ≤ 8 kV/mm，空气 ≤ 2 kV/mm（空气在 1 cm 间隙下超过 3 kV/mm 即开始击穿）。在 30 kV 试验电压下，固体绝缘内最大场强约 5.5 kV/mm，配合 1.5 倍裕度（45 kV）确定厚度。需要强调的是，三结合点（固体--固体--空气交界）是电场集中最严重的部位，无屏蔽时可达 11 kV/mm，远超 8 kV/mm 许用值，必须依靠屏蔽与圆角消除。

5.3 方波与正弦的寿命鸿沟

波形对寿命的影响远大于幅值。同一油纸绝缘在方波电压下寿命不足 1 年，在正弦电压下却超过 40 年。这直接否定了"用工频正弦加速老化试验外推高频工况"的传统做法：加速老化必须使用方波或双指数波形，否则结果严重偏乐观。

典型失效案例印证了这一点：某 240 kW/10 kHz MFT 采用混合固体/空气绝缘，虽通过 70 kVrms/1 min 工频耐压与 150 kV 雷电冲击试验，但局放起始电压仅 35 kVrms，远低于 53 kVrms 的设计要求，最终在高频工况下早期失效。这说明传统工频试验项目无法筛除高频绝缘缺陷。

6 电--热--频率多应力寿命模型

高频 PWM 下绝缘老化是电、热、频率多应力耦合作用的结果。Wang 等（2024）通过响应面法（RSM）与方差分析（ANOVA）建立了多应力寿命模型，发现频率对绝缘寿命影响显著，且电压、频率、温度三因素之间存在不可忽略的交互作用。

频率加速寿命模型的形式为 L_fn = L_ref · (f_ref / f_n)^k，其中 k = 1.25（30 V/ns）或 1.40（60 V/ns）。进一步引入 dv/dt 的扩展模型为：

L = L_ref · (f_ref / f_n)^1.25 · (dv/dt_ref / dv/dt_n)^(f_n/128)

该模型适用 10--50 kHz 范围，精度在 17% 以内。以 10 kHz、30 V/ns 为基准，频率升至 30 kHz 时归一化寿命降至约 25%，50 kHz 时仅剩 10%--13%；dv/dt 由 30 V/ns 加倍至 60 V/ns 亦显著缩短寿命（图 1）。

图 1 聚酰亚胺绝缘铜箔绕组寿命随 PWM 频率与 dv/dt 的衰减规律（数据来源：R. Agarwal 等，IEEE Trans. Ind. Electron.，2023）

模型局限性必须明确：现有研究样本量有限、缺乏长期运行数据，逆幂律/Arrhenius/Eyring 模型中的电压指数 n 与活化能参数在现有资料中未完整给出，因此该模型应标注为在研模型，正式产品设计应自建加速老化试验标定参数。

7 绝缘材料体系

MFT 绝缘材料需在介电强度、介电常数、介质损耗、导热系数、粘度、耐温等级、机械强度、热膨胀系数与可回收性之间权衡。方案可分为固体、液体与气体三类及其组合（表 4）。

表 4 主流绝缘材料关键物性对比

7.1 灌封材料的定量对比

针对 4.16 kV/15 kW/200 kHz CLLC 用 MFT，CPES 对三种绕组灌封材料做了系统对比（表 5），最终选用 TC4605-HLV 有机硅：其粘度仅 1900 cps，利于真空灌封排泡、减少气隙诱发的局放；介电强度 24 kV/mm、导热系数 1 W/(m·K)，综合表现最优。

7.2 绕组绝缘与磁芯选型

绕组层间/匝间绝缘常用聚酰亚胺薄膜（Kapton）与 Nomex，高端场合考虑 PEEK。典型配置为 2 mil 铜箔 + 3M 1093 Kapton（1 mil 硅胶背胶 + 1 mil 聚酰亚胺），耐温 180 °C、介电强度 7.5 kV/mil 量级。VPI 真空压力浸漆可消除层间气隙，处理后爬电距离可缩减约 20%。

磁芯选型同样影响绝缘与热设计。在 3 kHz/0.3 T 条件下损耗对比为：硅钢 147、非晶 30.2、铁氧体 6.3--7.4、纳米晶 1.47--4.39 kW/m³；纳米晶（26 μm 带材，适用于 ≥15 kHz）综合最优。铁氧体牌号方面，ML27D 在 100--300 kHz 损耗最低，ML95s 在 400--500 kHz 更优；利兹线在 200 kHz 宜选 AWG42 单丝。

7.3 液/气介质与选型建议

液体绝缘（矿物油、酯类油）散热好、局放起始电压高，但需密封油箱；氟化液兼容浸没冷却但成本高；空气局放风险高，仅用于间隙，SF6 因温室效应受限。综合建议：固体灌封采用有机硅 + Nomex + PI 复合，控制层间场强 <3 kV/mm，并配合 AlN 高导热填料与微水道；优先选用低粘度（≤2000 cps）、低介损（tanδ ≤ 0.01）、导热系数 ≥1 W/(m·K)、耐温 H 级以上的灌封材料。需注意环氧在玻璃化温度 Tg 附近介损急剧上升，可能引发热失控，AI 数据中心 7×24 满载工况下绕组热点宜控制在 140 °C 安全线以内（H 级上限 180 °C）。

8 绝缘结构与电场调控

结构设计的目标是在满足绝缘距离与场强约束的前提下，尽量减小体积、降低漏感并优化散热。MFT 绝缘结构可分解为绕组排布、磁芯结构、屏蔽层、端接套管、灌封方式与散热通道（图 7）。

图 7 MFT 绝缘结构与外形尺寸（资料来源：Z. Yi 等，IEEE JESTPE，2022）

8.1 绕组排布对漏磁与 PD 的影响

有限元对比显示（50 kHz、4 A/mm²、利兹线），三种典型排布差异明显（表 6）：层叠式漏磁场最大（6.3 A/m）且分布体积大、未被磁芯约束，漏感大，PD 集中于绕组端部边缘；三明治式漏磁场降至 4.5 A/m，但分布体积仍大；交错式漏磁场 5.3 A/m，耦合最好、漏感最小，是工程优选，但需重点关注端部绝缘。

8.2 多重屏蔽、圆角与出线端应力控制

电场屏蔽是抑制局部场强集中的核心手段。浙大方案提出"主绝缘多重屏蔽 + 出线端应力柔化"的定量方法（图 8）：在原边绕组封装外表面涂覆电导率 ≥10⁻³ S/m 的半导电层并接地，可将电场约束在绝缘材料内部，避免电场大量分布于空气隙中；内短路铜箔节距约 100 mm 优化场分布；机加工圆角（Rs > 5 mm）把峰值场强压至 5.5 kV/mm 以下。出线端采用线性应力控制材料后，冲击场强由 10 kV/mm 降至 2.5 kV/mm。

图 8 多重屏蔽与应力控制对最大场强的抑制效果（浙大 10 kV 级 MFT 方案）

8.3 两段式变压器与散热结构

当频率达到 200 kHz、电压 4.16 kV 以上时，高压套管与端接绝缘可能占整体体积的 50% 以上。"两段式变压器"方案将绝缘任务拆分：第一段仅承担正常工作电压、不承受 BIL，第二段专门承担 BIL，从而压缩套管体积。散热方面，将液冷板夹在绕组与磁芯之间，并对磁芯--绕组--液冷组件整体浇注，可形成连续热传导路径、提升结构刚度；内置微水道铜箔绕组可把热阻降至 0.08 K/W 以下，体积减少约 30%。若将磁芯接 HV 内置，外壳仅需对磁芯保持间隙，体积可再降 19%。

9 FEM 参数化优化与设计流程

传统绝缘设计依赖经验，通常把计算绝缘距离统一放大 1.5--2 倍。这种方法保守但造成体积冗余：以 60 kVA/10 kHz MFT 为例，统一取 d_ins = 18 mm，而实际电场在原副边之间最强、在磁芯与外壳之间较弱，按统一裕度分配显然不合理。

参数化 FEM 优化把"统一裕度"转化为"按实际电场分布分配裕度"：在保持最大场强 E_max 不升高的约束下，分别优化 d_ps（原副边绕组间）、d_cw（绕组与磁芯间）、d_shell（绕组与外壳间）。经 ANSYS Maxwell 电场与 Icepak 温度场耦合仿真，常规 18/18/18 mm 可收敛至 15.1/23.8/11.0 mm，体积降低约 10%（叠加屏蔽与磁芯内置后累计降幅更大），且绕组损耗略有下降。

9.1 10 kV / 3.5 MW MFT 绝缘定参算例

按首代 10 kV / 3.5 MW / 800 Vdc 系统，综合两份报告的算例给出系统级定参（表 7）。该组定参与浙大 10 kV/2 MW 样机（效率近 98%、局放 0.69 pC、42 kV/1 min 通过）同量级，可直接作为首代样机绝缘规格书的输入。

表 7 10 kV / 3.5 MW MFT 绝缘定参（系统级）

9.2 六步设计流程

① 明确绝缘等级：10 kVrms → 设计电压 35 kVrms → 峰值 49.5 kV；

② 定固体绝缘厚度：由 1.5× 裕度（45 kV）与幂律得 ds≈9 mm、d_ins≈18 mm，采用壳式 E 型磁芯 + 分段交错绕组；

③ 电场仿真：施加 49.5 kV 于 HV--LV（ANSYS Maxwell），读取 E_max 位置，加多重屏蔽与圆角压至 <5 kV/mm；

④ 出线端应力控制与间隙/爬电校核（120/160 mm）；

⑤ 热设计：内置微水道，热阻 <0.08 K/W，校核热点；

⑥ 试验验证：35--42 kV 工频、−75 kV BIL、13 kV 局放 <10 pC 及温升。

10 工艺、试验验证与批量质控

MFT 绝缘设计的最终可信度取决于试验。实验室阶段多关注 BIL、外施耐压与 PD，工程化阶段则须通过长期老化、故障穿越、环境适应性与第三方认证（表 8）。

表 8 工艺与试验验证矩阵

型式试验不仅要看"是否通过"，更要看"在什么波形下通过"。高频局放测试方法缺失是当前最大短板，建议在型式试验中增加高频 PWM 局放与加速老化项目，挂网前完成故障穿越与长期老化考核。

10.1 制造工艺与批次一致性

VPI 真空压力浸漆用于消除层间气隙、降低局放，处理后爬电距离可缩减约 20%；灌封采用环氧 + AlN 高导热填料并预埋微水道，固化曲线须严格控制气泡率与热应力开裂；屏蔽层装配要求半导电层（电导率 ≥10⁻³ S/m）贴覆、铜箔节距约 100 mm、圆角 Rs>5 mm 机加工。质控上应对每台 MFT 做 100% 局放初筛（工频局放 <10 pC），剔除气隙缺陷；批量一致性指标为漏感 ±5%、变比 ±1% 与局放批次稳定性。

10.2 运行期在线监测

由于绝缘劣化具有累积性，运行阶段监测比出厂试验更重要。可在 SST 中压开关柜、功率模块阵列与直流输出端部署 UHF+AE+TEV 三合一局放传感器、HFCT 高频电流互感器、弧光保护与无线测温，建立绝缘健康度趋势数据库，支撑寿命预测与运维策略，实现从"事后检修"到"状态预判"的转变。

11 可落地的设计检查清单

综合全部分析，给出 10 kV 级 SST 用 MFT 绝缘设计的检查清单，供样机研发与工程设计逐项核对。

（1）电压应力：核算 PWM 峰值电压、dv/dt、振铃过冲与匝间非线性系数（可达 2.5×）；工作电压峰值应 ≤ 0.8×PDEV，并满足 BIL 与外施耐压要求。

（2）绝缘配合：按 IEC 62477 / 60076 / 60664 选取电气间隙、爬电距离与材料 CTI；污染等级按现场环境取 PD2 或 PD3；爬电距离不得小于间隙；10 kV 共模取 120/160 mm。

（3）材料选型：优先低粘度（≤2000 cps）、低介损（tanδ ≤ 0.01）、导热系数 ≥1 W/(m·K)、耐温 H 级以上的灌封材料；绕组绝缘优先 Kapton/Nomex，高端场合考虑 PEEK；磁芯优选纳米晶（≥15 kHz）或对应频段铁氧体。

（4）结构设计：采用分段交错式绕组降低漏感；原边外表面设接地屏蔽层（σ ≥10⁻³ S/m）；圆角 Rs>5 mm；端接套管延长爬电路径并配应力控制材料（冲击场强 ≤2.5 kV/mm）；高频小功率场景考虑两段式变压器压缩套管体积。

（5）磁芯与外壳：10 kV 以上优先壳式/U 型磁芯；金属外壳接地并兼作电场屏蔽；评估磁芯接 HV 内置对 d_cw、d_shell 与体积的影响（可降 19%）。

（6）FEM 优化：建立 Maxwell 电场与 Icepak 温度场耦合模型，以 E_max 不升高为约束优化 d_ps、d_cw、d_shell（参考 15.1/23.8/11.0 mm），避免统一 2 倍裕度的体积浪费。

（7）散热校核：内置微水道使热阻 <0.08 K/W；AI 数据中心满载工况热点控制在 140 °C 安全线内；注意环氧在 Tg 附近介损上升引发的热失控风险。

（8）工艺控制：真空灌封/VPI，严格控制气泡与分层；固化曲线避免热应力开裂；关键工序 100% 局放初检。

（9）试验验证：出厂做 BIL、外施耐压、PD（建议 <10 pC）；型式试验增加高频 PWM 局放与方波加速老化；挂网前完成故障穿越与长期老化。

（10）运行监测：部署 UHF/AE/TEV/HFCT 局放监测与光纤/无线测温，建立绝缘健康度趋势数据库。

12 结语

MFT 绝缘设计是 SST 从"能做"走向"能用""能批量"的咽喉环节。高频化虽缩小了磁芯与绕组，却无法压缩由中压绝缘标准决定的距离，反而因 dv/dt、介质损耗、局部放电等新问题放大了绝缘系统的复杂度。破局之道不在于继续加厚绝缘，而在于把"统一裕度"转为"分布裕度"------用多重屏蔽把场强从 11 kV/ mm 压到 5 kV/mm 以下，用 FEM 把 18/18/18 mm 收敛到 15.1/23.8/11 mm，用微水道把热阻降到 0.08 K/W 以下。

同时必须正视方法论上的缺口：现有寿命模型仍属在研阶段，高频局放测试方法尚缺标准，方波与正弦之间一个数量级的寿命鸿沟意味着传统外推方法失效。当前产业化正处于"样机验证 → 标准制定 → 批量交付"的关键过渡期，35 kV 等级、20 年寿命与户外恶劣环境等更高要求尚未被完全征服，这将是下一阶段学术界与产业界集中攻关的方向。

13 参考文献

[1] Z. Li, Y.-H. Hsieh, Q. Li, F. C. Lee, M. H. Ahmed. "High-Frequency Transformer Design with High-Voltage Insulation for Modular Power Conversion from Medium-Voltage AC to 400-V DC." CPES/Virginia Tech, IEEE, 2018.

[2] Z. Yi, K. Sun, H. Liu, G. Cao, S. Lu. "Design and Optimization of the Insulation of Medium-Voltage Medium-Frequency Transformers for Solid-State Transformers." IEEE Journal of Emerging and Selected Topics in Power Electronics, vol. 10, no. 4, pp. 3561--3570, Aug. 2022.

[3] R. Agarwal, H. Li, Z. Guo, P. Cheetham. "The Effects of PWM With High dv/dt on Partial Discharge and Lifetime of Medium-Frequency Transformer for Medium-Voltage (MV) Solid State Transformer Applications." IEEE Transactions on Industrial Electronics, vol. 70, no. 4, pp. 3857--3868, Apr. 2023.

[4] IEC 62477-2:2018, Power electronic converter systems and equipment --- Part 2: Requirements for semiconductor converter equipment.

[5] IEC 60664-1:2020, Insulation coordination for equipment within low-voltage systems --- Part 1: Principles, requirements and tests.

[6] IEEE Std C57.12.01-2015, IEEE Standard for General Requirements for Dry-Type Distribution and Power Transformers.