研报解读 | 集成电路未来演进:依靠集成如何突破制程约束?

集成电路

研报解读

第12期

本期两份行业研报：一份为学术共识类白皮书，界定集成芯片、芯粒核心术语，解析2.5D‑3D‑3.5D异构集成技术范式，梳理十大技术难题与发展趋势，对比中美技术路线，阐释我国“以集成换制程”的发展思路；一份为产业市场报告，全景研判国内AI芯片市场规模、资本动向、技术瓶颈与各场景落地现状，剖析Chiplet先进封装在AI芯片供应链突围中的实践价值。两份报告分别从底层技术科学、产业商业化两大视角，厘清芯粒集成的技术逻辑与国内AI芯片产业的现实机遇与短板。

一、《集成芯片与芯粒技术白皮书（第二版）》

（一）发布机构

集成芯片前沿技术科学基础专家组

中国计算机学会集成电路设计专业委员会

中国计算机学会容错计算专业委员会

（二）研报速览

1）研报封面

2）研报目录

3）核心内容

《集成芯片与芯粒技术白皮书（第二版）》由集成芯片前沿技术科学基础专家组联合中国计算机学会集成电路设计专业委员会、容错计算专业委员会共同编制，于2026年第三届CCF芯片大会正式发布，是国家自然科学基金“集成芯片前沿技术科学基础”重大研究计划的重要学术共识成果。

白皮书将集成芯片确立为继晶体管尺寸微缩、新原理器件之后，集成电路性能提升的第三条主路径，明确定义集成芯片、芯粒、硅中介层等关键术语，提出芯粒集成领域十大核心技术难题。报告系统梳理2.5D、3D、3.5D异构集成范式、中介层、混合键合、芯粒互连标准、多物理场EDA工具等技术的国内外发展现状，总结封装尺寸扩张、光I/O应用、3.5D集成、RISC‑V与芯粒生态共建等十大行业发展趋势。同时对比我国重大研究计划与美国DARPA电子复兴计划的技术路线差异，剖析中美在集成思路、开源生态、产业链布局上的取舍，指出我国“以集成换制程”的发展思路，为国内芯粒与集成芯片的科研攻关、产业规划提供重要参考。

4）亮点图片

1.集成芯片和芯粒的相关定义

传统集成电路是通过将大量晶体管集成制造在一个硅衬底的二维平面上而形成的芯片。集成芯片是指先将晶体管集成制造为特定功能的芯粒，再按照应用需求将芯粒通过硅中介层集成制造为芯片。

2.提升芯片性能的三条路径

集成芯片的第三条路径与尺寸微缩、新原理器件的前两条路径并不互斥。三条路径分别从不同的维度提升芯片性能，并能够相辅相成。集成芯片能够根据应用的性能、功耗、成本等需求进行合理的功能划分，最优化各个芯粒的工艺节点。

3.从2D到3.5D集成的发展路线和特征

总体而言，集成芯片从2.5D到3D，再向3.5D的演进过程，体现了先进封装从“互连密度受限”走向“空间组织自由度扩展”的技术跃迁：2.5D集成以硅中介层/高密度RDL层把片外互连瓶颈前移到封装内，显著提升带宽密度并改善能效。3D集成通过TSV/混合键合等垂直堆叠，把关键互连距离进一步压缩到微米级，更高效地解决片内与跨层通信的能耗与时延墙。最后，3.5D集成则在“横向大面积扩展（例如承载更多通用芯粒与HBM存储芯粒）”与“纵向高密度堆叠（高性能芯粒关键互连路径压缩）”之间形成系统工程意义上的新平衡，使封装从互连载体升级为体系结构落地的平台。

二、《2026年中国AI芯片发展趋势报告》

（一）发布机构

亿欧智库

（二）研报速览

1）研报封面

2）研报目录

3）核心内容

亿欧智库《2026年中国AI芯片发展趋势报告》系统介绍了我国AI芯片产业发展现状与未来走向。在“十五五”集成电路产业政策扶持下，国内AI芯片市场高速增长，预计2026年市场规模达2500亿元，2029年将增至1.34万亿元，算力需求从训练主导转向训练与推理并重，资本逐步向DSA、存算一体、硅光等前沿细分赛道倾斜。受先进制程限制，Chiplet芯粒与2.5D/3D先进封装成为供应链突围关键路径，国产通用GPU、专用加速芯片、DPU多点突破，但高端设备材料、软件栈与开发者生态仍是主要短板。云端智算中心建设火热却面临利用率分化问题，AIPC、AI手机、车载芯片、具身智能等端侧场景加速落地，金融、工业、医疗等行业开启国产替代。报告分析了国内代表性芯片企业的技术路线与商业化实践，预判2027‑2030年能效优先、液冷普及、硅光CPO规模化将成为行业重要趋势。

4）亮点图片

1.2023-2029年中国AI芯片市场规模（万亿元）