研报来源：华创证券《算力向上，材料先行——先进封装材料的增量逻辑》

发布机构：华创证券

分析师：孙维容、王锐

发布时间：2026年9月21日

行业评级：推荐（首次）

一、核心结论

AI/HPC需求增长推动先进封装由后道工艺向系统级集成平台升级，2029年全球先进封装市场有望达674亿美元；工艺复杂度提升有望带动全球先进封装材料市场2030年增长至1647亿元，中国市场有望达365亿元，中国同期增速高于全球。

一句话：AI/HPC驱动先进封装从后道工艺升级为系统级集成平台，材料环节量价齐升，中国增速高于全球。

建议关注标的：鼎龙股份、安集科技、江丰电子、中船特气、上海新阳、艾森股份、飞凯材料、华海诚科、联瑞新材、德邦科技、天承科技、金宏气体、中巨芯、晶瑞电材、彤程新材、雅克科技。

二、行业逻辑：为什么是先进封装

1. 摩尔定律放缓，性能提升转向系统级集成

传统晶体管微缩速度放缓，尺寸继续缩小带来的性能收益下降，制造成本、功耗及互连问题日益突出，单纯依靠制程迭代已难以满足系统性能提升需求。先进封装将多颗专用芯片集成于同一封装，通过更高密度互连实现逻辑、存储及其他功能芯片的异质集成。

2. 市场空间

先进封装占全球封测市场比重预计由40.2%提升至约50%。中国市场占全球比重将由2025年的19.4%提高至2030年的22.2%。

3. 两大驱动力

Chiplet：将处理器、存储、I/O等功能拆分为多个裸片，通过先进封装集成于同一封装内，提高设计模块化程度和裸片复用能力，但拆分后对封装内互连带宽、传输功耗、接口标准、封装良率和测试提出更高要求。

HBM：利用TSV贯穿多层DRAM裸片，通过微凸点或铜—铜键合实现垂直互连。KAIST TERALAB预计HBM将由HBM1的4层堆叠逐步向HBM4的16层和HBM5的20层堆叠发展，DRAM裸片厚度由约90μm降至36μm，TSV及凸点间距由35μm缩小至10—15μm。

三、技术路线与材料增量

1. 主要集成方式

扇出型封装：裸片置于塑封材料中，利用重布线层将芯片焊盘向裸片外部延伸，获得大于裸片面积的布线和I/O区域。

2.5D集成：将逻辑裸片、HBM等并排放置在中介层上，通过中介层内部高密度布线实现裸片间连接。台积电CoWoS是以中介层为核心的2.5D封装平台，CoWoS-R的RDL中介层最小布线间距为4μm。

3D集成：将不同裸片沿垂直方向堆叠，通过TSV、微凸点或铜—铜混合键合形成垂直互连。台积电SoIC采用3D硅堆叠实现Chiplet集成。

2. 互连形式演进

互连由焊球和普通凸点向铜柱、微凸点及混合键合演进。英特尔Foveros Direct 3D采用直接铜—铜混合键合，将互连间距缩小至10μm以下，互连密度可达传统微凸点技术的约10倍；三星正在开发间距低于6μm的混合铜键合。

3. 材料价值量提升三大来源

第一，工艺步骤增加带动材料种类和加工次数增加；第二，互连尺寸缩小提高材料性能和纯度要求；第三，封装尺寸和功耗提高带动大尺寸ABF载板、低翘曲塑封材料及高性能热界面材料升级。

不同封装架构的材料增量差异：

Fan-out：主要增加RDL介电材料、封装光刻胶、铜电镀材料和重构晶圆塑封料；

2.5D：进一步增加硅或RDL中介层、TSV、微凸点、底部填充料及大尺寸封装基板；

3D：增加晶圆减薄、临时键合、CMP、表面清洗及混合键合材料。

四、细分材料环节梳理

1. 封装基板及其上游

IC载板在低端IC封装中的成本占比可超过30%，在部分高端封装中的成本占比可能更高。ABF载板主要应用于CPU、GPU、ASIC及FPGA等高I/O、高性能芯片，逐步向更大尺寸、更高层数和更细线宽线距发展。国内深南电路、兴森科技均已布局FC-BGA封装基板。

2. RDL制造材料

RDL层数增加和线宽线距缩小，直接提升介电材料、封装光刻胶、铜电镀液及湿电子化学品的使用次数和性能要求。PSPI、PBO等介电材料向低温固化、低介电常数、低介质损耗和低应力方向升级。

3. 凸点及互连材料

铜柱和微凸点制造需要反复进行光刻、种子层沉积和电镀，对应材料需求包括厚膜光刻胶、铜及钛钨靶材、电镀液和添加剂。

4. TSV、晶圆减薄与混合键合材料

TSV向高深宽比发展，要求电镀液及添加剂实现均匀、无空洞的铜填充；晶圆减薄需要临时键合胶和解键合材料提供支撑；混合键合对铜表面平坦度和洁净度提出更高要求，推动CMP抛光液、抛光垫及晶圆清洗液需求增长。

5. 底填、塑封及胶黏材料

底部填充材料主要包括毛细底填料（CUF）、非导电膏/膜（NCP/NCF）和模塑底填料（MUF）。细间距互连要求材料降低黏度和填料粒径，同时提高粘结强度和耐湿可靠性。

6. 热管理与结构材料

AI/HPC芯片采用2.5D、3D及Chiplet封装后，单个封装内的芯片数量和功耗密度提高，带动热界面材料、导热填料、石墨散热材料及金属散热结构需求增长。

五、竞争格局

1. 全球格局：平台化竞争

台积电：围绕3DFabric建立InFO、CoWoS和SoIC等平台

英特尔：通过EMIB和Foveros分别发展局部硅桥和3D堆叠

三星：围绕I-Cube、X-Cube及混合键合推进逻辑、存储和封装协同集成

日月光：以VIPack为核心

安靠：围绕SWIFT、S-SWIFT、SiP和2.5D/3D TSV等平台发展

2. 全球封测份额（2024年）

2024年全球前十大封测企业中，中国大陆企业占据四席。

3. 国内封测企业进展

盛合晶微：SmartPoser®-Si已大规模量产；SmartPoser®-3DIC-BP已由小量试产升级至大规模量产；基于混合键合的SmartPoser®-3DIC-HB已完成全流程验证。

长电科技：2026年上半年XDFOI®芯粒高密度多维异构集成平台已实现规模量产。

通富微电：掌握面向CPU、GPU、服务器及AI芯片的先进制程FCBGA封装和Chiplet集成技术。

甬矽电子：Fan-out结构的RWLP产品线已实现量产；基于硅转接板和硅桥方案的2.5D产品均已实现客户送样。

华天科技：重点推进2.5D技术平台规模化量产，并完成2.5D SiCS工艺技术开发。

六、重点公司投资逻辑

七、投资主线

八、风险提示

AI及高性能计算需求不及预期风险：若AI服务器、数据中心和高性能计算芯片需求增长放缓，可能影响先进封装订单及相关材料需求。

先进封装技术产业化不及预期风险：2.5D、3D和混合键合等技术难度较高，若良率提升或量产进度缓慢，可能影响市场扩张。

下游客户认证周期较长风险：先进封装材料验证流程复杂、认证周期较长，若客户导入进度延迟，企业相关产品收入可能低于预期。

国产材料发展进度不及预期风险：国内材料在稳定性、一致性和可靠性方面仍需验证。

新增产能利用率不足风险：若订单增长无法匹配产能释放，可能造成折旧增加并压缩盈利空间。

行业竞争加剧风险：可能引发产品降价并影响企业盈利能力。

技术路线快速迭代风险：若企业研发方向与主流需求不匹配，可能面临资产减值风险。

国际贸易摩擦及供应链风险：部分关键设备、材料和技术仍依赖海外供应，若出口管制升级，可能影响企业研发及产能建设。

九、板块表现参考

板块股票家数23只，总市值11,387.86亿元，流通市值5,794.41亿元。

十、文中提及公司/机构汇总

建议关注标的：鼎龙股份、安集科技、江丰电子、中船特气、上海新阳、艾森股份、飞凯材料、华海诚科、联瑞新材、德邦科技、天承科技、金宏气体、中巨芯、晶瑞电材、彤程新材、雅克科技

封装基板：深南电路、兴森科技

封测企业：日月光、安靠科技、长电科技、通富微电、力成科技、华天科技、盛合晶微、甬矽电子

海外平台厂商：台积电、英特尔、三星、SK海力士、联华电子

下游客户/晶圆厂：中芯国际、华虹集团

研究机构：KAIST TERALAB

其他：CoWoS、SoIC、3DFabric、InFO、EMIB、Foveros、I-Cube、X-Cube、VIPack、SWIFT、S-SWIFT、SiP、XDFOI®、SmartPoser®、RWLP、GR910K、GR910

免责声明

本文内容系根据网络公开下载的华创证券研报《算力向上，材料先行——先进封装材料的增量逻辑》整理摘编而成，仅供个人学习、交流与信息参考之用，不构成任何投资建议或买卖依据。

本文不代表任何机构立场，亦不代表对研报观点、数据、结论的独立核实或背书。研报原文版权归华创证券及相关权利人所有，如涉及版权问题，请联系删除。

市场有风险，投资需谨慎。任何人依据本文内容作出的任何投资决策及由此产生的后果，均由决策者本人自行承担，本文整理者不承担任何法律责任或连带责任。